XC7VX415T-1FFG1157C FPGA семейство Virtex-7 XT 412160 ячеек технология 28 нм 1В 1157-контактный FC-BGA

XC7VX415T-1FFG1157C

FPGA Virtex-7 XT Family 412160 Cells 28nm Technology 1V 1157-Pin FC-BGA

XC7VX415T-1FFG1157C

Xilinx? 7 серия FPGA включает три новых семейства FPGA, которые удовлетворяют полный спектр системных требований, начиная от низкозатратных, компактных, чувствительных к стоимости и массовых приложений, и заканчивая сверхвысокопроизводительными приложениями с сверхвысокой пропускной способностью соединений, логической емкостью и возможностями обработки сигналов. 7 серия FPGA включает:

• Семейство Virtex?-7: Оптимизировано для максимальной производительности и емкости системы с увеличением производительности системы в 2 раза. Самые мощные устройства, работающие на технологии стекового кремниевого соединения (SSI).

Созданные на современной технологии высокопроизводительного низковольтного (HPL), 28-нм процесса с высококонстантным металлическим затвором (HKMG), 7 серия FPGA обеспечивает беспрецедентный рост производительности системы с пропускной способностью ввода-вывода 2,9 Тбит/с, емкостью логических элементов 2 млн и DSP 5,3 ТМАК/с, при этом потребляя на 50% меньше энергии, чем устройства предыдущего поколения, и представляя собой полностью программируемую альтернативу специализированным стандартным полупроводниковым схемам (ASSP) и специализированным интегральным схемам (ASIC).




XC7VX415T-1FFG1157C?Основные характеристики

• Продвинутая высокопроизводительная логика FPGA, основанная на реальной технологии 6-входной таблицы поиска (LUT), конфигурируемой как распределенная память.

• 36 Кб двухпортовая блоковая RAM с встроенной логикой FIFO для буферизации данных на чипе.

• Высокопроизводительная технология SelectIO? с поддержкой интерфейсов DDR3 до 1866 Мбит/с.

• Высокоскоростное последовательное подключение с встроенными мультигигабитными приемопередатчиками от 600 Мбит/с до максимальных скоростей от 6,6 Гбит/с до 28,05 Гбит/с, предлагающее специальный низковольтный режим, оптимизированный для межчиповых интерфейсов.

• Пользовательский конфигурируемый аналоговый интерфейс (XADC), включающий в себя два 12-битных аналого-цифровых преобразователя с частотой дискретизации 1 Мс/с и датчиками температуры и питания на чипе.

• Дискретные DSP с 25 x 18 умножителем, 48-битным аккумулятором и предварительным сумматором для высокопроизводительной фильтрации, включая оптимизированную фильтрацию с симметричными коэффициентами.

• Мощные плитки управления часами (CMT), объединяющие блоки фазовой автоколебательной системы (PLL) и смешанного режимного менеджера часов (MMCM) для обеспечения высокой точности и низкого джиттера.

• Интегрированный блок для PCI Express? (PCIe), предназначенный для конструирования конечных точек и корневых портов до x8 Gen3.

• Широкий спектр вариантов конфигурации, включая поддержку массовых памяти, 256-битное шифрование AES с аутентификацией HMAC/SHA-256, а также встроенную обнаружение и коррекцию одиночных событий переключения (SEU).

• Низкозатратные, с проволочным соединением, без крышки и с высокой целостностью сигнала перевернутый чип-пакеты, обеспечивающие простую миграцию между элементами семейства в одном пакете. Все пакеты доступны в бессвинцовом исполнении, а некоторые - и с использованием свинца.

• Разработан для обеспечения высокой производительности и минимального энергопотребления с использованием технологического процесса 28 нм, HKMG, HPL, технологического процесса с напряжением ядра 1.0В и опцией напряжения ядра 0.9В для еще более низкого энергопотребления.